PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-261326

(43)Date of publication of application: 13.09.2002

(51)Int.CI.

H01L 33/00 H01L 21/28 H01L 21/3065 H01L 29/737 H01L 21/331 H01L 21/338 H01L 29/812

(21)Application number: 2001-059153

(71)Applicant: NAGOYA KOGYO UNIV

NIPPON SANSO CORP

(22)Date of filing:

02.03.2001


(72)Inventor: UMENO MASAYOSHI

EGAWA TAKASHI ISHIKAWA HIROYASU AKUTSU NAKAO MATSUMOTO ISAO

(54) METHOD OF MANUFACTURING GALLIUM NITRIDE COMPOUND SEMICONDUCTOR ELEMENT (57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a gallium nitride compound semiconductor element, having satisfactory electrical characteristics, by restoring damages produced in a gallium nitride compound semiconductor by plasma etching.

SOLUTION: A part of a semiconductor layer is etched in plasma, including reactive gas such as chlorine or boron trichloride. The semiconductor layer exposed by etching is exposed to inert gas plasma, and an electrode is formed in the semiconductor layer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公園番号 特開2002-261326 (P2002-261326A)

(43)公開日 平成14年9月13日(2002.9.13)

受知県名古屋市昭和区御器所町 名古屋工

(51) Int.Cl.7		識別記号		FΙ				Ť	~73~}*(参考)
H01L	33/00			H 0	1 L 3	3/00		С	4M104
								E	5 F O O 3
	21/28	•			2	1/28		Α	5 F 0 0 4
		301						301H	5 F O 4 1
	21/3065				2	1/302		N	5 F 1 O 2
			審查請求	未請求	請求項	の数3	OL	(全 10 頁)	最終頁に続く
(21)出願番		特顧2001-59153(P2001	1-59153)	(71)	出願人	591017	478		
		•	•			名古屋	工業大	学長	
(22)出顧日		平成13年3月2日(2001	. 3. 2)			愛知県	名古屋	市昭和区御器	所町(番地な
					•	し)			
			•	(71)	出團人	000231	235		
						日本酸	素株式	会社	
						東京都	港区西	新橋1丁目16	番7号

(72)発明者 梅野 正義

(74)代理人 100086210

業大学内

弁理士 木戸 一彦


最終頁に続く

(54) 【発明の名称】 窒化ガリウム系化合物半導体素子の製造方法

(57)【要約】

【課題】 プラズマエッチングにより窒化ガリウム系化合物半導体に生じたダメージを回復し、良好な電気特性を有する窒化ガリウム系化合物半導体素子を製造できる方法を提供する。

【解決手段】 半導体層の一部を塩素又は三塩化ホウ素等の反応性ガスを含むプラズマ中でエッチングした後、 該エッチングにより露出した半導体層を不活性ガスプラ ズマに曝した後、該半導体層に電極を形成する。



2

【特許請求の範囲】

【請求項1】 基板上に窒化ガリウム系化合物半導体を積層し、該積層された半導体層の一部をプラズマエッチングし、該エッチングされて露出した電極コンタクト半導体層に電極を形成する窒化ガリウム系化合物半導体素子の製造方法であって、前記半導体層の一部を塩素又は三塩化ホウ素等の反応性ガスを含むプラズマ中でエッチングした後、該エッチングにより露出した半導体層を不活性ガスプラズマに曝した後、該半導体層に電極を形成することを特徴とする窒化ガリウム系化合物半導体素子の製造方法。

【請求項2】 前記不活性ガスプラズマ処理の後に、さらに300℃以上で熱処理することを特徴とする請求項1記載の窒化ガリウム系化合物半導体素子の製造方法。 【請求項3】 前記不活性ガスプラズマ処理に使用するガスが、窒素、ヘリウム、ネオン、クリプトン、キセノン及び水素のいずれか1種、又は、これらの2種以上の混合ガスであることを特徴とする請求項1記載の窒化ガリウム系化合物半導体素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、窒化ガリウム系化合物半導体素子の製造方法に関し、詳しくは、窒化ガリウム系化合物半導体電子デバイスや窒化ガリウム系化合物半導体受光素子を製造する方法に関する。

[0002]

【従来の技術】 Inx Ga1-xN(0≦x≦1)で表される窒化ガリウム系化合物半導体は、全領域で直接遷移型の化合物半導体であり、バンドギャップが3.4 eVから1.9 eVに連続して変化することから、紫外域から橙色までの発光素子材料として盛んに研究がなされている。現在、この材料を発光層としてサファイア基板上に構成したダブルヘテロ構造の高輝度青色LED(Appl.Phys.Lett.64(1994)1687)や、高輝度緑色LEDが実用化されている。また、最近、サファイア基板上に作製したInx Ga1-xN井戸層を発光層とする半導体レーザーの連続発振(Appl.Phys.Lett.69(1996)4056)が実現されている。

【0003】さらに、A1yGa1-yN(0≤y≤1)で表される窒化ガリウム系化合物半導体は、全領域でバンドギャップが3.4 e V以上と非常に大きく、かつ、飽和電子移動が大きい、破壊電圧が大きいなどの特徴から、高温動作電子デバイス、高周波電子デバイスへの応用が期待され、盛んに研究がなされている。最近、A1yGa1-yN/GaNヘテロ構造を用いたHEMT(Appl. Phys. Lett. 6 (1996) 1438) やHBT (Solid-State Electronics. 44 (2000) 239) の報告がなされている。

【0004】このような窒化ガリウム系化合物半導体は、化学的に安定であることから、電極形成のために塩 50

素系のガスを使ったプラズマエッチングが用いられる。例えば、三塩化ホウ素(BCl3)を用いたプラズマエッチング方法(Appl. Phys. Lett, 66(1995)2475)の報告がなされている。また、特開平8-17803号公報には、塩素及び四塩化珪素を用いたプラズマエッチング法が開示されている。

【0005】従来の窒化ガリウム系LEDの製造方法を、図18の断面図に示す積層構造及び図19の断面図に示す積層構造及び図19の断面図に示すLED電極構造を参照しながら説明する。最初に、図18に示すように、サファイア基板11上に、低温バッファー層12、n-GaNからなるn型コンタクト層13、InGaN/GaNからなる量子井戸型活性層14、p-AlGaNからなるクラッド層15、p-GaNからなるp型コンタクト層16を順次有する積層構造の膜を形成した後に、次に示されるような工程を行う。

【0006】まず、400~800℃の温度で20分程度のアニールを行い、p型クラッド層の活性化を図る。次に、n型電極17を形成するために、レジストを塗布20 してパターニングを行い、塩素系のガスを用いたプラズマエッチングによりn型GaN層を露出させてその面にTi/A1/Au等を蒸着し、n型電極17を形成する。次に、p型電極18を形成するために、再度レジストを塗布してパターニングを行い、Ni/Au等を蒸着してp型電極18を形成する。さらに、電極金属と窒化ガリウム系化合物半導体とのオーミックコンタクトを得るために、400~700℃程度の温度で熱処理を行う。

【0007】また、従来のリセスゲート構造窒化ガリウ30 ム系MODFETの製法を図20の断面図に示す積層構造及び図21の断面図に示す電極構造を参照しながら説明する。最初に、サファイア基板21上に、GaN低温バッファー層22、i-GaN層23、i-Alo.26Gao.74N層24、n+-Alo.26Gao.74N層25、n+-GaN層26を順次有する積層構造の膜を形成した後、次に示されるような工程を行う。

【0008】まず、素子間分離を行う。その後、レジストを塗布してソース電極28及びドレーン電極29のパ40 ターニングを行い、Ti/Al(25/150nm)を蒸着してソース電極28及びドレーン電極29を形成する。次に、リセスゲート構造のゲート電極27を形成するために、レジストを塗布してパターニングを行い、塩素系のガスを用いてプラズマエッチングにより溝を形成する。次に、レジストを塗布してゲート電極27を形成するためのパターンニングを行い、Pt/Ti/Au(10/40/100nm)を蒸着してゲート電極27を形成する。

[0009]

【発明が解決しようとする課題】従来の窒化ガリウム系

化合物半導体を用いたFET、バイポーラトランジスタ 一、ダイオード等の電子デバイス、LEDやLD等の半 導体発光素子では、電極形成のために半導体層をエッチ ングする必要がある。窒化ガリウム系化合物半導体は、 化学的に非常に安定なため、ウエットエッチングが困難 である。そのため、一般に、反応性ガスを用いたプラズ マエッチング法(反応性イオンエッチング法)が採用さ れている。

【0010】しかし、プラズマエッチングでは、大きな 運動エネルギーを持ったイオンが膜に衝突するため、表 10 面近傍に結晶の乱れや不純物混入が生じる。プラズマエ ッチングによるダメージは、電気特性の劣化や発光効率 低下の原因となる。

【0011】そこで本発明は、プラズマエッチングによ り窒化ガリウム系化合物半導体に生じたダメージを回復 し、良好な電気特性を有する窒化ガリウム系化合物半導 体素子、例えば窒化ガリウム系化合物半導体電子デバイ スや窒化ガリウム系化合物半導体発光素子、窒化ガリウ ム系化合物半導体受光素子を製造することができる窒化 ガリウム系化合物半導体素子の製造方法を提供すること 20 を目的としている。

[0012]

【課題を解決するための手段】上記目的を達成するた め、本発明の窒化ガリウム系化合物半導体素子、すなわ ち、窒化ガリウム系化合物半導体電子デバイス (FE T、バイポーラトランジスタ、ダイオード等)、窒化ガ リウム系化合物半導体発光素子及び窒化ガリウム系化合 物半導体受光素子(LED、LD)の製造方法は、基板 上に窒化ガリウム系化合物半導体を積層し、該積層され た半導体層の一部をプラズマエッチングし、該エッチン グされて露出した電極コンタクト窒化ガリウム系化合物 半導体層に電極を形成する窒化ガリウム系化合物半導体 素子の製造方法であって、前記半導体層の一部を塩素又 は三塩化ホウ素等の反応性ガスを含むプラズマ中でエッ チングした後、該エッチングにより露出した半導体層を 不活性ガス、例えば窒素ガス等を使用した不活性ガスプ ラズマに曝すことを特徴とし、さらに好ましくは、不活 性ガスを主成分とする雰囲気中で300℃以上の温度で 熱処理を行い、これらの不活性ガスプラズマ処理及び熱 処理を行った後に、該半導体層に電極形成を行うことを 40 特徴としている。

【0013】前記熱処理の時間は、処理温度により異な り、700℃の処理温度では5分から20分程度で効果 が得られる。温度が低い場合には処理時間が長くなり、 例えば500℃では十分な効果を得るために40分以上 の熱処理が、300℃では十分な効果を得るために5時 間以上の熱処理が望ましい。

【0014】前記不活性ガスプラズマ処理のガス種は、 窒素、ヘリウム、ネオン、クリプトン、キセノン、水素 が望ましい。また、不活性ガスプラズマ処理のガス中 に、塩素系のガス、酸素、水、パーフロロカーボン、三 フッ化窒素等のガスが含まれていても、これらのガス濃 度が3%以下であれば良好な電気特性を得ることができ る。

【0015】前記不活性ガスプラズマ処理を行うと、プ ラズマを構成するイオンによって露出した膜がエッチン グされるが、プラズマによるダメージを軽微にとどめる ためには、プラズマに供給するパワーを小さくしてエッ チング速度を0.5μm/時以下に抑えることが好まし

【0016】上述の製造方法によれば、プラズマエッチ ング工程の後に不活性ガスプラズマによる暴露処理を施 すことにより、不純物やダメージを多く含む露出した半 導体層の表面近傍層が除去されるため、電極と電極コン タクト半導体層との間の電気特性が改善される。さら に、この不活性ガスプラズマ暴露処理の後に300℃以 上の温度で熱処理を行うことにより、電極とコンタクト 半導体層との間の電気特性が更に改善する。熱処理によ る効果の原因は明確でないが、半導体表面近傍の結晶性 が回復したことによると考えられる。

[0017]

【実施例】実施例1

全面をプラズマエッチングしたn型GaNを用いて図1 に断面図で示す構造のショットキーダイオードを作製 し、ダイオード特性を測定した。なお、通常、ショット キーダイオードは、プラズマエッチングの必要がなく、 オーミック電極とショットキー電極とをn型GaN半導 体層の表面に形成している。

【0018】MOCVD法により、サファイア基板31 上に膜厚30nmの低温バッファー層32、Siドープ n型GaN層(層膜厚2.5μm、キャリヤ密度2×1 0¹⁷ cm⁻³) 33を形成した。次に、BC13とC 12とを反応性ガスとしてn型GaN層33を約200 nmプラズマエッチングした。n型GaN層33のエッ チングは、エッチングガスの総流量を10sccmと し、圧力3Pa、RFパワー10WのRFプラズマ中で 約25分行った。200nmのn型GaN層エッチング を行った後、引き続きエッチングガスをN2ガスに切り 換え、圧力5Pa、RFパワー3Wの窒素プラズマに約 5分間曝した。

【0019】窒素プラズマ処理後、レジストを塗布して パターニングを行い、オーミック電極材料のTi(25 nm) / A1 (150 nm) を蒸着した。さらに、レジ スト等の除去洗浄を行った後、オーミックコンタクトを 得るために、窒素雰囲気中で700℃、1分の熱処理を 行った。露出した電極コンタクト半導体層であるn型G aN層33にオーミック電極34を形成した後、レジス トを塗布してショットキー電極形成のためのパターニン のいずれか1種又はこれらの2種類以上を含む混合ガス 50 グを行い、ショットキー電極材料のPd(100mm)

を蒸着してショットキー電極35を形成した。最後に、 レジスト等の除去洗浄を行った。

【0020】作製したショットキーダイオードのI-V 特性の測定結果を図2に示す。また、比較として、n型 GaN層を200nmプラズマエッチングした後、窒素 プラズマ処理を行わずに作製したショットキーダイオー ドと、n型GaN層のプラズマエッチングを行わずに作 製したショットキーダイオードとにおけるそれぞれの I V特性も図2に示す。

【0021】さらに、表1に、本発明方法で作製したシ 10 ョットキーダイオードと、窒素プラズマ処理無しで作製*

*したショットキーダイオードと、n型GaN層のプラズ マエッチングを行わずにアズグローンのn型GaNを用 いて作製したショットキーダイオードとにおけるダイオ ード理想因子(n)、ショットキー障壁高さ(db)、 逆方向電流 0. 1 μ Aにおける逆方向電圧 (VR) をそ れぞれ示す。理想因子とショットキー障壁高さの計算 は、電極面積を1.77×10⁻⁸m²、リチャードソ ン定数を2. 64×10⁵ Am⁻² K⁻² として行っ

[0022]

【表1】

	n	φ.	V.	
		[eV]	[v]	
エッチング無し	1.09	1.11	-39.2	
窒素プラズマ処理館し	1.40	0.74	-6.8	
登案プラズマ処理有り	.1. 24	0. 94	-28.3	

【0023】図2及び表1から、エッチング無しで作製 したショットキーダイオード特性との比較から明らかな ように、窒素プラズマ処理無しで作製したショットキー ダイオードでは、プラズマエッチングによるダメージや 20 ーニングを行い、オーミック電極材料のTi(25 n 不純物による影響で、ダイオード理想因子の増加、ショ ットキー障壁高さの減少、逆方向電流の増加がみられ る。一方、本発明方法で作製したショットキーダイオー ドでは、窒素プラズマ処理無しで作製したショットキー ダイオードと比較して、エッチング無しで作製したショ ットキーダイオード特性に近い結果が得られている。こ のことから、本発明の製造技術により、プラズマエッチ ングでGaN界面や膜中に生じたダメージや不純物によ る悪影響が減少することが明確である。

【0024】本実施例により、本発明の製造技術が、シ 30 ョットキーダイオードの製造のみならずプラズマエッチ ングが必要なLED、LD、FETの製造に有効性であ ることが明らかである。

【0025】実施例2

実施例1と同様に、MOCVD法により、サファイア基 板31上に膜厚30nmの低温バッファー層32、Si ドープn型GaN層(層膜厚2.5μm、キャリヤ密度 2×10¹⁷ cm⁻³) 33を形成した。次に、BC1 3とCl2とを反応性ガスとして用いたプラズマエッチ ングでn型GaN33を約200nmエッチングした。 n型GaN33のエッチングは、エッチングガスの総流 量を10sccmとし、圧力3Pa、RFパワー10W のRFプラズマ中で約25分行った。200nmのn型 GaNエッチングを行った後、引き続きエッチングガス をN2ガスに切り換え、圧力5Pa、RFパワー3Wの 窒素プラズマに約5分間曝した。窒素プラズマ処理後、

さらに窒素雰囲気中で700℃、20分のアニールを行 った。

【0026】アニール処理後、レジストを塗布してパタ m) / Al (150 nm) を蒸着し、レジスト等の除去 洗浄を行った後、オーミックコンタクトを得るために、 窒素雰囲気中で700℃、1分の熱処理を行った。オー ミック電極形成後、レジストを塗布してショットキー電 極形成のためのパターニングを行い、ショットキー電極 材料のPd(100mm)を蒸着し、レジスト等の除去 洗浄を行った。

【0027】本発明方法を用いて作製したショットキー ダイオードのI-V特性の結果を図3に示す。また、比 較として、n型GaN層のプラズマエッチング後、窒素 プラズマ処理を行わずにアニール処理のみを行って作製 したショットキーダイオードと、n型GaN層のプラズ マエッチングを行わずに作製したショットキーダイオー ドとにおける I-V特性も図3に示す。

【0028】さらに、表2に、本発明方法で作製したシ ョットキーダイオードと、n型GaN層のプラズマエッ チング後窒素プラズマ処理を行わずにアニール処理のみ を行って作製したショットキーダイオードと、n型Ga N層のプラズマエッチングを行わずにアズグローンのn 型GaNを用いて作製したショットキーダイオーとにお けるダイオード特性を表すダイオード理想因子(n)、 ショットキー障壁高さ (фь)、逆方向電流 О. 1 ц А における逆方向電圧(VR)をそれぞれ示す。

[0029]

【表2】

	n	φ.	V.
		[• V]	[٧]
エッチング値し	1.09	1. 11	-89.2
慰森プラズマ処理船し+アニール	1.25	0.77	-7. B
窒素プラズマ処理有リ+アニール	1.10	1.07	-35.0

【0030】図3及び表2において、エッチング無しで 作製したショットキーダイオード特性との比較から明ら かなように、エッチング後窒素プラズマ処理を行わずに アニール処理のみを行って作製したショットキーダイオ による影響で、ダイオード理想因子の増加、ショットキ 一障壁高さの減少、逆方向電流の増加がみられる。一 方、本発明方法で作製したショットキーダイオードで は、エッチング無しで作製したショットキーダイオード*

*特性と同等の結果が得られている。

【0031】表3は、上記窒素プラズマ処理を、ヘリウ ムプラズマ処理、ネオンプラズマ処理、キセノンプラズ マ処理、クリプトンプラズマ処理、水素プラズマ処理及 ードでは、プラズマエッチングによるダメージや不純物 10 びこれらの混合ガスプラズマ処理に代えて作製したショ ットキーダイオードの特性を示している。なお、ガス種 以外のプロセス条件は全て同じである。

[0032]

【表3】

201		
n	Φ.	
1.10	1.07	
1.09	1.08	
1.80	0. 93	
1.23	1.02	
1.18	0.96	
1. 15	1.01	
1.12	1.01	
1.09	1.06	
	1. 10 1. 09 1. 80 1. 23 1. 18 1. 15	

【0033】表3の結果から、窒素プラズマ処理をヘリ ウムプラズマ処理、ネオンプラズマ処理、キセノンプラ ズマ処理、クリプトンプラズマ処理、水素プラズマ処理 及びこれらの混合ガスプラズマ処理に代えても効果があ ることが確認された。これらのことから、本発明の製造 技術により、プラズマエッチングでGaN界面や膜中に 生じたダメージや不純物による悪影響が減少することが 明確である。

【0034】本実施例により、本発明の製造技術が、シ 30 ョットキーダイオードの製造のみならずプラズマエッチ ングが必要なLED、LD、FET等の製造に有効性で あることが明らかである。

【0035】実施例3

図4の平面図及び図5の断面図(図4のVーV線断面 図)に示すような窒化ガリウム系化合物半導体のLED を作製した。まず、MOCVD法により、サファイア基 板41上に膜厚30nmの低温バッファー層42、Si ドープn型GaN層 (2.5nm) 43、InGaN (3 nm) / GaN (7 nm) 3周期量子井戸活性層 4 4、MgドープAlGaNクラッド層 (20nm) 4 5、MgドープGaNコンタクト層 (200nm) 46 を形成した。

【0036】次に、プラズマエッチング時のマスクとな るNiを全面蒸着し、n型電極を形成するためにレジス トを塗布してパターニングを行い、不用部分をウエット エッチングで除去し、膜の一部をプラズマエッチングし てn型GaN層43を露出させた。プラズマエッチング は、BCl3ガスを10sccmで流し、圧力3Pa、

ッチング深さは450nmである。BC13プラズマに よるエッチング終了後、ガスをN2に切り換え、圧力5 Pa、RFパワー3Wの窒素プラズマに5分間曝した。 試料をエッチング装置から取り出し、Niをウエットエ ッチングにより除去し、窒素雰囲気中で、700℃、2 0分の熱処理を行った。熱処理後、n型電極形成のため のパターニングを行い、蒸着でn型電極Ti(15n m) / Al (80 nm) / Ni (10) / Au (80 n m) 47を形成した。

【0037】n型電極47を形成後、レジストを除去し た。なお、n型電極とn型半導体との合金化のための熱 処理は必要に応じて行えばよい。次に、レジストを塗布 してp型電極形成のためのパターニングを行い、蒸着で p電極Ni (10nm) / Au (150nm) 48を形 成した後、レジストを除去した。なお、p型電極48と p型半導体との合金化のための熱処理は必要に応じて行 えばよい。

【0038】さらに、本実施例では、エッチング後のn 型電極間の評価を行うために、LED構造電極とn型電 極とのテストパター(テスト電極)を同時に形成した。 このテスト電極の平面図を図6に、図6のVII-VII線断 面図を図7にそれぞれ示す。

【0039】図8に、本発明方法で作製したLEDのI - V 曲線 (実線) と、従来法で作製したLEDの I - V 曲線(一点鎖線)とを示す。従来法によるLEDは、p 型層のMg活性化熱処理を電極形成プロセスの前に行 い、プラズマエッチング後の窒素プラズマ処理と窒素雰 囲気中での700℃の熱処理とは行わずに作製したもの RFパワー100Wの条件で7分行った。このときのエ 50 である。また、従来法では、プラズマエッチング処理後

に王水洗浄を行っている。なお、本発明方法で作製した LEDでは、電極形成プロセス前のp型層のMg活性化 熱処理は行っていない。図8の結果から明らかなよう に、本発明方法でLEDを作製することにより、順方向 電圧が4.5 Vから3.8 Vへと0.7 V改善したこと

【0040】図6及び図7に示したn型電極のテストパ ターを使った評価から、本発明方法を用いることによ り、電極間抵抗が17.6Ωから10.1Ωに改善して いるのがわかった。本実施例より、本発明の製造方法 が、オーミック性コンタクト形成に非常に有効であるこ とが明らかである。

【0041】実施例4

図9~図12の断面図に示す工程でnpnバイポーラト ランシスタを作製し、その評価を行った。まず、MOC VD法により、サファイア基板51の上に、膜厚30n mの低温バッファー層 5 2、膜厚 2 μmのn+-GaN サプコレクター層 (Si 濃度 1×10¹⁹ cm⁻³) 5 3、膜厚700nmのn--GaNコレクター層(キャ リア密度 6×10¹⁶ cm⁻³) 54、膜厚100nm のGaNベース層(Mg濃度1×10²⁰cm⁻³)5 5、膜厚500nmのn+-GaNエミッター層 (Si 濃度1×10¹⁹ cm⁻³) 56を順次形成した(図 9)。

【0042】次に、プラズマエッチング時のマスクとな るNi(ニッケル層)57を全面蒸着し、コレクター電 極を形成するためにレジストを塗布してパターニングを 行い、不用部分のNi57をウエットエッチングで除去 し、膜の一部をプラズマエッチングしてGaNサブコレ クター層53を露出させた。プラズマエッチングは、B Claガスを10sccmで流し、圧力3Pa、RFパ ワー100Wの条件で約17分行った。このときのエッ チング深さは1.11μmである(図10)。

【0043】所定の深さのエッチングを行った後、ベー ス電極を形成するために、レジストを塗布してパターニ ングを行い、Ni57をウエットエッチングで除去し、 膜の一部をプラズマエッチングしてGaNベース層55 を露出させた。プラズマエッチングは、BC13ガスを 10sccmで流し、圧力3Pa、RFパワー100W の条件で約8分行う。このときのエッチング深さは51 0 μmである。BCl3プラズマによるエッチングを終 了後、ガスをN2に切り換え、圧力5Pa、RFパワー 3Wの窒素プラズマに5分間曝した(図11)。試料を エッチング装置から取り出し、Ni57をウエットエッ チングにより除去し、窒素雰囲気中で、700℃、20 分の熱処理を行った。

【0044】最後に、レジストを塗布してパターニング を行い、蒸着によってコレクター電極58、エミッター 電極59及びベース電極60をそれぞれ形成した(図1 2)。このときのコレクター電極 5 8 とエミッター電極 50 n+-Alo.26 Gao.74 N層 6 5 を露出させた

59の構造は、Ti (15nm) /Al (80nm) / Ni (10nm) / Au (80nm) であり、ベース電 極60の構造は、Ni (10nm) /Au (150n m)である。電極の合金化の熱処理は、必要に応じて行 えばよい。

【0045】本実施例では、ベース電極60のオーミッ ク性を調べるために、図13に平面図で示すテスト電極 も同時に形成した。

【0046】図14は、ベース層55に形成したテスト 電極60間のI-V特性を示すもので、従来法(一点鎖 線)で作製した試料に比べ、本発明方法(実線)を用い ることでオーミック接触特性が大幅に改善しているのが 明らかである。なお、従来技術では、Mgの活性化のた めの熱処理はNiマスク形成前に窒素雰囲気中で700 ℃、20分の条件で行い、エッチング後のプラズマ処 理、熱処理は行っていない。

【0047】表4に、従来法で作製したnpnトランジ スタと本発明方法を用いて作製したnpnトランジスタ とにおける電流増幅率を示す。トランジスタはエミッタ 20 一接地とし、ベース電流1mA、コレクターーエミッタ 一間電圧12Vで測定した。本発明の製造技術の採用に より、電流増幅率は1.7倍から4.2倍と飛躍的に改 善した。

[0048]

【表 4】

	電流増級率
従来法によるnpnトランジスタ	1. 7
本発明方法による np nトランジスタ	4. 2

【0049】以上の結果から、本発明がバイポーラトラ 30 ンジスタの製造に有効であることが明らかである。な お、本発明方法がヘテロバイポーラトランジスタ及びダ イオードの製造に有効であることはいうまでもない。

【0050】実施例5

図15~図17の断面図に示す工程でリセスゲート構造 型モジュレーションドープFET(MODFET)を作 製し、その評価を行った。まず、MOCVD法により、 サファイア基板 61上に膜厚30 nmの低温バッファー 層62、膜厚2.5μmのi-GaN層63、膜厚10 nmのi-Alo. 26Gao. 14Nスペーサー層 6 40 4、膜厚20nmのn+-Alo. 26Gao. 74N 層(Si濃度1×10¹⁸cm⁻³)65、膜厚20n mのn+-GaN層 (Si 濃度1×10¹⁹ cm-3) 66を順次形成した(図15)。

【0051】まず、素子間分離を行う。次に、レジスト を塗布してパターニングを行い、蒸着によりソース電極 67及びドレーン電極68を形成し、その後、リフトオ フして不要部分を除去した。次に、レジストを塗布して リセスゲート構造のゲート電極69を作製するためのパ ターニングを行い、膜の一部をプラズマエッチングして

11

(図16)。プラズマエッチングは、BC13ガスを10sccmで流し、圧力3Pa、RFパワー10Wの条件で約10分行った。このときのエッチング深さは30nmである。BC13プラズマによるエッチング終了後、ガスをN2に切り換え、圧力5Pa、RFパワー3Wの窒素プラズマに5分間曝した。試料をエッチング装置から取り出し、レジストを除去して窒素雰囲気中で、500℃、40分の熱処理を行った。次に、レジストを塗布してゲート電極69を形成するためのパターンニングを行い、蒸着によりゲート電極69を形成した。

【0052】ソース電極67とドレーン電極68の構造は、Ti(25nm)/Al(150nm)であり、ゲート電極69の構造は、Pt(10nm)/Ti(40*

*nm) /Au(100nm)である。なお、ゲートの構造は、ゲート長2μm、ゲート幅15μmとした(図17)。

【0053】表5に、エッチング後に窒素プラズマ処理 と窒素雰囲気中熱処理(500℃、40分)とを行わな い従来法で作製したMODFETと本発明方法を採用し て作製したMODFETとにおける最大相互コンダクタ ンスとドレーンーソース電流をと示す。なお、ソースー ドレーン電流は、最大相互コンダクタンス時の電流であ 10 る。

【0054】 【表5】

	ソース・ドレーン電波	最大相互コンダクタンス
從来法	600mA/mm	9 3 m S / mm
本発明方法	900mA/mm	1 4 8 m S / m m

【0055】表5から明らかなように、本発明方法を採用することにより、MODFETの最大相互コンダクタンスは146mS/mmと大きな改善が見られる。

[0056]

【発明の効果】以上説明したように、本発明の窒化ガリウム系化合物半導体素子の製造方法によれば、プラズマエッチングにより窒化ガリウム系化合物半導体に生じたダメージを回復し、良好な電気特性を有する窒化ガリウム系化合物半導体素子を製造することができる。

【図面の簡単な説明】

- 【図1】 実施例1で作製したショットキーダイオード の構造を示す断面図である。
- 【図2】 実施例1で作製したショットキーダイオードのI-V特性を示す図である。
- 【図3】 実施例2で作製したショットキーダイオードのI-V特性を示す図である。
- 【図4】 実施例3で作製した窒化ガリウム系化合物半 導体のLEDを示す平面図である。
- 【図5】 図4のV-V線断面図である。
- 【図 6 】 実施例 3 で作製したテスト電極の平面図である。
- 【図7】 図6のVII-VII線断面図である。
- 【図8】 実施例3で作製した窒化ガリウム系化合物半 導体のLEDのI-V曲線を示す図である。
- 【図9】 実施例4におけるnpnバイポーラトランジスタの第1製作工程を示す断面図である。
- 【図10】 実施例4におけるnpnバイポーラトランジスタの第2製作工程を示す断面図である。
- 【図11】 実施例4におけるnpnバイポーラトランジスタの第3製作工程を示す断面図である。
- 【図12】 実施例4で作製したnpnバイポーラトランジスタの断面図である。
- 【図13】 実施例4で作製したテスト電極の平面図である。


- 【図14】 実施例4で作製したnpnバイポーラトランジスタのI-V特性を示す図である。
- 【図15】 実施例5におけるリセスゲート構造型モジ 20 ユレーションドープFETの第1製作工程を示す断面図 である。
 - 【図16】 実施例5におけるリセスゲート構造型モジュレーションドープFETの第2製作工程を示す断面図である。
 - 【図17】 実施例5で作製したリセスゲート構造型モジュレーションドープFETの断面図である。
 - 【図18】 窒化ガリウム系LEDの積層構造を示す断面図である。
- 【図19】 窒化ガリウム系LEDの電極構造を示す断30 面図である。
 - 【図20】 リセスゲート構造窒化ガリウム系MODF ETの積層構造を示す断面図である。
 - 【図21】 リセスゲート構造窒化ガリウム系MODF ETの電極構造を示す断面図である。


【符号の説明】


- 31…サファイア基板、32…低温バッファー層、33 …Siドープn型GaN層、34…オーミック電極、3 5…ショットキー電極、41…サファイア基板、42… 低温バッファー層、43…Siドープn型GaN層、4 40 4…InGaN/GaN3周期量子井戸活性層、45… MgドープA1GaNクラッド層、46…MgドープG aNコンタクト層、47…n型電極、48…p電極、5 1…サファイア基板、52…低温バッファー層、53… n+-GaNサプコレクター層、54…n--GaNコレクター層、55…GaNベース層、56…n+-Ga Nエミッター層、57…Ni(ニッケル層)、58…コレクター電極、59…エミッター電極、60…ベース電 極、61…サファイア基板、62…低温バッファー層、63…i-GaN層、64…i-Alo.26Ga
- 50 o. 74 Nスペーサー層、65…n+-Alo. 26 G

13 ao. 74 N層、66…n⁺-GaN層、67…ソース

電極、68…ドレーン電極、69…ゲート電極







フロントページの続き

(51) Int. CI.	7 識別記号		FΙ		テーマコード(参考)
H 0 1 L	29/737		H01L	29/72	Н
	21/331			29/80	F
	21/338				
	29/812				
(72) 発明者 (72) 発明者	江川 孝志 愛知県名古屋市昭和区御器所町 業大学内 石川 博康 愛知県名古屋市昭和区御器所町 業大学内	名古屋工名古屋工	(72) 発明者 (72) 発明者	東京都港区西新橋1- 式会社内	

Fターム(参考) 4M104 AA04 BB05 BB06 BB07 BB14 CC01 CC03 DD22 DD34 DD68 DD71 DD78 DD83 FF03 FF17 FF31 GG03 GG04 GG06 GG12 HH11 HH15 HH17 5F003 BA92 BC08 BE90 BH08 BH99 BM02 BM03 BP12 BP32 BZ01 BZ03 5F004 DA01 DA04 DA11 DA17 DA22 DA24 DA26 DB19 EB01 FA01 FA08 5F041 AA40 AA44 CA12 CA22 CA40 CA49 CA57 CA65 CA73 CA75 CA77 CA82 CA92 CA99 5F102 FA02 GB01 GC01 GD01 GJ10 GKO4 GKO8 GLO4 GMO4 GNO4 GR04 GT03 HC01 HC15